（原标题：HBM4华瑞优配，变贵了）
公众号记得加星标??，第一时间看推送不会错过。
来源：内容编译自thebell。
三星电子和SK海力士计划在今年下半年量产的下一代高带宽存储器（HBM），其生产成本将大幅上升。这主要受到核心裸晶（core die）尺寸增加导致单位晶圆可产芯片数（net die）减少，以及基础裸晶（base die）外包代工的影响。
业内人士指出，SK海力士、三星电子等企业难以将增加的HBM成本完全转嫁给客户。因为美光（Micron）开始向英伟达供应HBM，打破了SK海力士此前的独占局面。
I/O数量增加，致使单位晶圆芯片数减少
据业界消息，SK海力士和美光目前正在为HBM4准备量产，其中用于HBM4的核心裸晶，其单位晶圆芯片数相比HBM3E有所减少，原因是I/O（输入输出接口）数量增加。
SK海力士和美光在HBM4核心裸晶中使用10nm第五代DRAM（1b DRAM），与HBM3E使用的DRAM世代相同。然而，由于I/O数量增加到2048个，预计单位晶圆的产出芯片数会有所下降。
I/O是内存与处理器之间传输数据的通道。HBM相较传统DRAM，主打I/O大幅增加这一特点：HBM3E为1024个I/O，而HBM4达到2048个。
I/O数量增加直接导致核心裸晶尺寸扩大，进而降低单位晶圆的可产芯片数。HBM核心裸晶本身尺寸就比普通DRAM大华瑞优配，很大程度上就是由于I/O数量的差异。例如GDDR的I/O数量仅为32个。
不过，尽管I/O数量增加，三星电子HBM4核心裸晶的单位晶圆产出量预计将略有上升。原因是三星在HBM4中使用的是10nm第六代DRAM（1c DRAM），相比之下世代更先进。通常DRAM每进一个新世代，单位晶圆芯片数都会增加。此前，三星在HBM3E中采用的是10nm第四代DRAM（1a DRAM）。
尽管单位晶圆芯片数有所改善，三星的HBM4制造成本仍可能高于竞争对手。这是因为制程复杂度提升，1c DRAM的制造成本高于上一代产品。
因此，业界预测HBM4的12层堆叠产品价格将超过600美元。目前HBM3 8层（24GB）和HBM3E 8层（36GB）产品的价格分别约在200美元出头和300美元后段区间。
不过尽管价格上涨，业内人士认为存储厂商的利润空间仍将有所压缩，因为后发厂商美光正在快速扩大HBM的生产能力。调研机构TrendForce预测，美光的HBM月产能将从去年底的2万片提升至今年底的6万片。
HBM4基础裸晶使用代工厂生产，成本上升的主因之一
HBM4的基础裸晶转由晶圆代工厂（foundry）制程生产，也是推动成本上升的关键因素之一。此前，HBM3E及以前的产品，其基础裸晶均由存储企业通过自家DRAM工艺生产。
存储厂商选择通过晶圆代工来生产HBM4基础裸晶，是为了满足HBM不断提升的性能需求。随着客户要求日益提高，传统基础裸晶已无法满足下一代HBM的控制需求。采用代工工艺还能带来电力与散热方面的效率优势。
因此，各大存储厂商正与代工厂展开合作来生产基础裸晶。三星使用自家的晶圆代工厂，而SK海力士和美光则采用台积电（TSMC）的代工服务。据悉，SK海力士只与台积电合作到后段布线工艺（BEOL），后续的晶圆测试和HBM堆叠等流程仍将在其自家后段工厂中完成。
未来，基础裸晶的重要性预计将进一步上升。英伟达、AMD、微软等主要AI芯片公司已对基础裸晶提出定制化（customization）需求。据悉，这些AI芯片企业正与存储厂商共同探讨包括3D HBM在内的多种HBM新型态产品开发。
https://www.thebell.co.kr/free/content/ArticleView.asp?key=202506051351249400105257&lcode=00&page=1&svccode=00
*免责声明：本文由作者原创。文章内容系作者个人观点，半导体行业观察转载仅为了传达一种不同的观点，不代表半导体行业观察对该观点赞同或支持，如果有任何异议，欢迎联系半导体行业观察。
今天是《半导体行业观察》为您分享的第4062期内容，欢迎关注。
加星标??第一时间看推送，小号防走丢
求推荐
思考资本提示：文章来自网络，不代表本站观点。
相关文章
沪深京指数
推荐资讯